近日，信息科學(xué)技術(shù)學(xué)院2020級(jí)本科生周可行作為第一作者，在加拿大多倫多舉行的第56屆微架構(gòu)國(guó)際研討會(huì)（56th International Symposium on Microarchitecture，MICRO‘56）上發(fā)表一篇論文，論文的成果主要關(guān)于芯片仿真優(yōu)化。據(jù)統(tǒng)計(jì)，這是中國(guó)大陸第一篇本科生為第一作者發(fā)表在MICRO上的論文。

該工作以“Khronos: Fusing Memory Access for Improved RTL Simulation”為題發(fā)表，周可行為第一作者，通訊作者是集成電路學(xué)院梁云研究員。

寄存器傳輸級(jí)（RTL）仿真是芯片設(shè)計(jì)流程中重要的一個(gè)步驟。根據(jù)統(tǒng)計(jì)，芯片設(shè)計(jì)70%的時(shí)間用在仿真和驗(yàn)證，其中，大約30%的時(shí)間是RTL仿真。目前，軟件RTL仿真器因?yàn)槠潇`活性高和調(diào)試能力強(qiáng)，在RTL仿真中起到重要的作用。然而，目前最先進(jìn)的仿真器平均消耗45%的指令作內(nèi)存訪問，消耗了大量的時(shí)間，并拖慢了整體的性能。針對(duì)仿真的內(nèi)存優(yōu)化，梁云小組提出了Khronos仿真器。Khronos發(fā)現(xiàn)并利用連續(xù)的時(shí)鐘周期內(nèi)，內(nèi)存訪問的時(shí)間局部性。通過融合這些訪問，內(nèi)存訪問可以得到大幅度的減小，從而提高整體性能。該仿真器通過發(fā)現(xiàn)跨周期的數(shù)據(jù)依賴分析，對(duì)時(shí)鐘邊緣的寄存器等內(nèi)存讀寫做合并優(yōu)化，實(shí)現(xiàn)更高效的芯片仿真。為了優(yōu)化跨周期的內(nèi)存讀寫，Khronos將數(shù)據(jù)依賴建模為整數(shù)線性約束、非線性目標(biāo)函數(shù)的優(yōu)化問題。通過迭代進(jìn)行線性化和對(duì)偶化，可以在較快時(shí)間內(nèi)求出問題的較優(yōu)解。與最新的仿真器相比，Khronos能夠減少最高88%內(nèi)存訪問，提供2.0（最高4.2倍）的加速。

由電氣電子工程師協(xié)會(huì)（IEEE）和美國(guó)計(jì)算機(jī)學(xué)會(huì)（ACM）共同舉辦的微架構(gòu)國(guó)際研討會(huì)（MICRO）是最具有影響力的微架構(gòu)領(lǐng)域國(guó)際會(huì)議之一。該會(huì)議是展示、討論和辯論先進(jìn)計(jì)算和通信系統(tǒng)微體系結(jié)構(gòu)思想和技術(shù)的頂級(jí)論壇。會(huì)議旨在結(jié)合學(xué)術(shù)界與工業(yè)界的不同觀點(diǎn)，討論面向未來的芯片架構(gòu)。MICRO與計(jì)算機(jī)架構(gòu)國(guó)際研討會(huì)（ISCA）共同被認(rèn)為是體系結(jié)構(gòu)領(lǐng)域最重要的兩個(gè)會(huì)議。今年，MICRO為第56屆會(huì)議，于2023年10月28日到11月1日在加拿大多倫多舉行。